DS707——高速啁啾直接数字频率合成器

发布时间：2018-09-10 14:30:12 浏览：2194

如若您需要购买DS707，请点击右侧客服联系我们！！！

DS707关键特征

32位频率调谐字
13位ROM相位地址解析
片上11位DAC
时钟速率高达3.7 GHz
可在正常保持格式和归零格式之间选择的模拟输出
正弦波产生高达1.8 GHz的第一奈奎斯特波段正常保持模式或5.5 GHz的第三奈奎斯特频段返回到零模式。
在3 GHz时钟速率下宽带最差SFDR＞50 dBC（DC至1.5GHz带宽）
50个后端的互补模拟波形输出
同步芯片/N同步多芯片应用
SyCOOYP/N为数据加载和同步选通信号提供参考。
LVTTL/CMOS数字模式控制输入
异步复位（RST）引脚启动阶段0（与IQSL =低）或90（与IQSL =高）启动状态
·频闪输入（STRBUP/N）以更新频率字和DAC输出频率
●宽数据加载窗口允许由存储器、微控制器、FPGA或DSP芯片控制DS877，以在频率转换期间不发生时钟滑移或故障地最快更新8个时钟周期。
3.6瓦的功耗与单-5V电源

64引脚QFN 9X9封装

DS707描述
DS877是一种高速直接数字合成器（DDS），频率调谐分辨率为32位，ROM相位分辨率为13位，DAC幅度分辨率为11位。DAC的模拟输出可以在正常保持模式(对于第一奈奎斯特频带)和归零模式(对于第一、第二和第三奈奎斯特频带)操作之间选择。正弦波可以产生高达第一奈奎斯特带近1.8 GHz（在3.6GHz时钟速率）
正常保持模式的DAC或高达第三奈奎斯特带约5.4 GHz的返回到零模式的DAC。初始阶段可以重置为零度开始。该芯片有一对互补模拟输出50Ω后端。输出波形的频率可以由三十二个频率控制位控制，VI[0:31]。DS877接受差分时钟输入或单端时钟输入，并且具有具有用户定义的阈值的50-片上后端子。频率分辨率位接受LVTTL或CMOS输入电平。差分同步输入SyncI_P/N为多个芯片应用提供同步，并且启动每个芯片准备接受频率字输入。同步选通输入由内部产生的8分频时钟的过渡边锁存，这些时钟也被发送到输出管脚SyncO_P/N。SyncO_P/N.可以用作参考来同步频率字和选通信号输入定时与内部分频8cl的对准。锁正确。复位是异步的，以最小化模拟输出的时钟延迟的有效性。优化内部时序以避免频率字过渡或复位后的时钟滑动。只需要一个单一的5V电源。

上一篇: 使用具有独立栅极偏置控制的并行晶体管的GaN HEMT放大器的线性增强

下一篇: DS852——高速2.2 GHz直接数字频率合成器